
6.4 指令执行的过程——指令执行各阶段的数据流

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.4） | 重要度 ★★★★ | 常见考法：选择题/大题（取指、间址、中断数据流，PC 自增，断点保存）

一句话核心：取指和间址的数据流是固定的，执行阶段因指令而异；中断阶段保存断点并送 ISR 入口

一、取指阶段



本图定位：所有指令共用的“取指令”数据流，是数据通路的第一段


考点/易错

- 主线：PC → MAR → 地址总线 → 主存 → MDR → IR；同时 PC 自增（+1 或 +4）
- 取指结束后 PC 已指向下一条指令；后续分支/转移会覆盖 PC
- MAR、MDR、IR 对程序员不可见；PC 可见
- 取指阶段访存一次；若指令与数据共用存储器，会与数据访问产生结构冲突，这是流水线结构冒险的来源

补充

- 取指微程序是所有机器指令共享的“公共微程序”，见 6.13/6.17
- 408 常考“取指阶段 PC 何时加 1”：在取指阶段完成；不是执行阶段

二、间址阶段



本图定位：间接寻址指令才有的“取有效地址”阶段


考点/易错

- 间址阶段访存取出的是“操作数的有效地址”，不是操作数本身
- 一次间址只访存一次；多次间址可能多次访存，指令周期相应变长
- 直接寻址没有间址阶段；寄存器间接寻址的有效地址在寄存器中，不一定访存
- 间址阶段结束后，MAR 中才是最终有效地址（或仍需继续间址）

补充

- 间址周期是“指令周期可变长”的主要原因之一
- 408 常把“间址”与“寻址方式”结合考，见 5.4 寻址方式概述

三、执行阶段



本图定位：说明“执行阶段无法用统一数据流表示”——不同指令做的事不同


考点/易错

- 执行阶段可能做：寄存器传送、ALU 运算、访存读写、分支目标计算
- 只有 load/store 在执行阶段访存；ALU 指令不访存
- 分支指令在执行阶段可能修改 PC；预测/流水线设计要处理这一点
- 执行阶段是数据通路差异最大的阶段，也是单周期/多周期/流水线设计的核心

补充

- 单周期数据通路要为最长指令（如 lw）设计；多周期把执行阶段拆成多拍；流水线把执行阶段独立成 EX 段，见 6.5/6.27
- 408 大题常给执行阶段的数据流图，要求补控制信号或写微操作

四、中断周期



本图定位：CPU 响应中断后，用硬件保存断点、送 ISR 入口的阶段

考点/易错

- 断点保存：PC（+PSW，408 口径）→ 主存堆栈或专用寄存器；SP 先减再存
- 送入口：中断向量/中断类型号 → 查向量表 → ISR 入口地址 → PC
- 中断周期不是 ISR 执行；ISR 是中断周期结束后由软件执行
- 断点位置取决于事件类型：Fault 保存当前指令地址，Trap/中断保存下一条，Abort 无意义
- MIPS 用 EPC 保存断点，x86 用硬件压栈；EPC 单值会被嵌套覆盖，软件必须及时转存

补充

- 与 6.21 异常与中断——概述、6.22 异常与中断——处理过程、8.10 单级中断处理流程 衔接
- 408 常考“中断隐指令做哪三件事”：关中断、保存断点、中断识别；保护现场不属于中断周期

五、易错辨析

- 取指阶段 PC 自增；执行阶段分支指令可能覆盖 PC
- 间址阶段取的是“有效地址”，不是“操作数”

- 执行阶段不是所有指令都访存；load/store 才访存
- 中断周期保存的是断点（PC+PSW），不是通用寄存器现场；现场由 ISR 保存
- MAR/MDR 是硬件内部寄存器，用户不可见；PC/PSW/通用寄存器可见

六、知识关联

- 前置：6.3 指令执行的过程——指令周期
- 后续：6.5 数据通路（把四个阶段落到具体数据通路）
- 跨章：6.21 异常与中断——概述、8.10 单级中断处理流程
- 全章导航：6.0 导航与术语